前段时间，台积电董事长兼首席执行官魏哲家表示，客户对于2nm的询问多于3nm，看起来更受客户的欢迎。为了应对市场对2nm工艺技术的强劲需求，台积电持续对该制程节点进行投资，加快了2nm产线的建设，并进一步扩大了产能规划。
台积电在近日对官网上的逻辑制程内容进行了更新，称台积电2nm（N2）技术开发依照计划进行并且有良好的进展。N2技术采用第一代纳米片（Nanosheet）晶体管技术，在性能和功耗方面实现了全面的飞跃，预计于2025年开始量产。主要客户已完成2nm IP设计，并开始进行验证。此外，台积电还开发了RDL（低阻值重置导线层）、超高效能金属层间（MiM）电容，以进一步提高性能。
台积电N2技术将成为业界在密度和能源效率上最为先进的半导体技术，并采用领先的纳米片晶体管结构，其效能及功耗效率皆达到一个新层次，以满足高效能运算日益增加的需求。N2及其衍生技术将因他们持续强化的市场策略，进一步扩大在该领域的技术领先优势。
据了解，台积电在2nm制程节点还将引入GAA晶体管架构，有望显著降低功耗，提高性能和晶体管密度，带来质的改变。台积电将在今年12月的IEDM会议上发表的一篇论文，提到了2nm制程节点将HD SRAM位单元尺寸缩小到约0.0175μm²。这对于非常依赖于SRAM密度的现代CPU、GPU和SoC设计，带来更大容量的缓存来有效地提升处理大批量数据的能力。