AMD正式宣布，代号为Venice（威尼斯）的第六代AMD EPYC（霄龙）处理器成为业界首款完成流片（tape out），并采用台积电先进2nm（N2）制程技术的高效能运算（HPC）产品。
据悉，AMD董事长兼CEO苏姿丰近日造访中国台湾，于14日拜访最大合作伙伴台积电。现场，苏姿丰与台积电董事长兼总裁魏哲家一起手持Venice CCD，共同宣布了里程碑的一刻。
AMD表示，Venice预计将在2026年如期上市，有望早于传统使用台积电最新节点用户的苹果。
据悉，第六代EPYC Venice预计将基于Zen 6 架构，采用台积电最新的N2（2nm 级）制造工艺打造。
有关Venice处理器的规格和CCD的细节，目前一概欠奉。但既然该芯片已经流片并启动，这意味着CCD已成功启动并通过基本功能测试和验证。
苏姿丰表示：“多年来，台积电一直是AMD重要的合作伙伴，我们与台积电的研发和制造团队进行了深入合作，使AMD能够始终如一地提供领先的产品，突破高性能计算的极限。 作为台积电N2制程以及台积电亚利桑那州晶圆21厂的首位HPC客户，充分展现了我们如何紧密合作，共同推动创新并提供先进技术，为未来运算注入动能。”
台积电的N2制程是首个依赖全环绕栅极 （GAA） 纳米片晶体管的工艺技术。恒定电压下可将功耗降低 24%、35%，性能提高15%，同时与上一代 N3（3nm级）相比，晶体管密度提高1.15倍。
AMD宣布上消息之前，Intel基于其18A工艺打造的下一代至强Clearwater Forest处理器（将与台积电的N2竞争）已推迟到明年上半年发布。
另外，AMD宣布，第五代AMD EPYC CPU（现款）已在亚利桑那州凤凰城附近的Fab 21工厂成功启用和验，未来可以在美国生产。
